特許
J-GLOBAL ID：200903010959028355
トレースメモリ内蔵マイクロプロセッサおよびトレース方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-229888
公開番号（公開出願番号）：特開平8-095945
出願日： 1994年09月26日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 マイクロプロセッサ内部の命令トレース用回路のメモリ容量を少なくして、実時間処理を損なわずに命令トレースを実現することが可能な、トレースメモリ内蔵マイクロプロセッサおよびトレース方法を提供する。【構成】 内蔵レジスタ811と、実行資源812と、割り込み受け付け手段809と、命令カウンタ802と、命令デコード手段810と、外部入出力手段804と、トレースメモリ126とを備え、キャッシュメモリ803を内蔵してパイプライン処理を行うマイクロプロセッサ101であり、第1の確保手段128と、第2の確保手段808と、第1の選択手段117と、外部出力手段127とを有し、トレースメモリ126が第1の選択手段117の出力118を格納する。また、第2の選択手段109を有し、第2の選択手段109の出力822が内蔵レジスタ811の書き込み端子に接続されている。
請求項（抜粋）：
内蔵レジスタと、実行資源と、割り込み受け付け手段と、次命令のアドレスを計算する命令カウンタと、命令デコード手段と、外部入出力手段と、トレースメモリとを備え、キャッシュメモリを内蔵してパイプライン処理を行うマイクロプロセッサにおいて、直前に実行が終了した命令のプログラムカウンタの値を確保する第1の確保手段と、現在実行している命令の該プログラムカウンタの値を確保する第2の確保手段と、該第1および第2の確保手段の出力のうちのどちらか1つを選択する第1の選択手段と、該内蔵レジスタの内容を出力する外部出力手段とを有し、該トレースメモリが該第1の選択手段の出力を格納することを特徴とする、トレースメモリ内蔵マイクロプロセッサ。
IPC (2件)：
G06F 15/78 510
, G06F 11/28 310
