特許
J-GLOBAL ID：200903010961951870
半導体素子の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
永井 冬紀
公報種別：公開公報
出願番号（国際出願番号）：特願平4-201230
公開番号（公開出願番号）：特開平6-053525
出願日： 1992年07月28日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 簡易なプロセスによって素子の厚さを高精度に制御することを可能にする。【構成】 面方向に所定の結晶方位を有する半導体基板21の表裏両面に、面方向に互いに所定距離だけずらして開口パターン24、25をそれぞれを形成し、この後、半導体基板21に対してその表裏両面に形成された開口パターン24、25から異方性エッチングを施して同一の結晶方位面で挾まれた壁部21dを形成し、この壁部21dを用いて半導体素子Dを形成する。
請求項（抜粋）：
面方向に所定の結晶方位を有する半導体基板の表裏両面に、面方向に互いに所定距離だけずらして開口パターンをそれぞれを形成し、この後、前記半導体基板に対してその表裏両面に形成された開口パターンから異方性エッチングを施して同一の結晶方位面で挾まれた壁部を形成し、この壁部を用いて半導体素子を形成することを特徴とする半導体素子の製造方法。
IPC (2件)：
前のページに戻る
