特許
J-GLOBAL ID：200903010966533707
ビタビ復号器
発明者：
出願人/特許権者：
代理人 (1件)：
八幡 義博
公報種別：公開公報
出願番号（国際出願番号）：特願平3-212768
公開番号（公開出願番号）：特開平5-037402
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 RAMの数量が少なく、且つ、入出力兼用端子の汎用RAMを使用できるパスメモリ回路を備えた時分割処理型ビタビ復号器を提供する。【構成】 RAM21、22は入出力兼用端子を備える汎用RAMで、状態遷移図における状態数のN倍のアドレスを有するもので、1/2分周器23が生成する書き込み制御信号204に従って書き込み動作と読み出し動作とを交互する。3ステイトバッファ54、55は204に従って例えばRAM21が読み出しモードの時は黒印バッファがON、白印バッファがOFFとなり両RAM間の接続制御をする。K=3、R=1/2、打ち切りパス長16とすると、状態遷移図における各状態が保有している16ビットの情報系列をそれぞれのRAMの2つのアドレスに8ビットずつ分割して記憶するよう、アドレス発生器28、29及び選択器24、25等は動作する。
請求項（抜粋）：
2面のRAMの一方を書き込みモードに他方を読み出しモードに交互制御しながら畳み込み符号の各遷移状態の残存パスに対応する情報信号系列を記憶するパスメモリ回路を備える時分割処理型のビタビ復号器において;前記パスメモリ回路は、前記2面のRAMが、それぞれの入出力端子は入出力兼用であると共に、使用するRAMの入出力ビット数で所望される打ち切りパス長を割り算して切り上げた整数値をNとしたとき、前記遷移状態数のN倍のアドレス数を有するものからなり; 且つ、前記2面のRAM間に設けられ書き込みモードと読み出しモードとで切り替え制御されて両RAMの入出力端子間の接続制御をする3ステートバッファと; 打ち切りパス長のビット数からなる前記情報信号系列を2つのアドレスに分割して記憶させるためのアドレス信号を発生する手段と; を備えることを特徴とするビタビ復号器。
IPC (3件)：
H03M 13/12
, G11B 20/18 102
, H04L 25/08
