特許
J-GLOBAL ID：200903010973895762
デューティ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-150051
公開番号（公開出願番号）：特開平10-327053
出願日： 1997年05月23日
公開日（公表日）： 1998年12月08日
要約：
【要約】【課題】低電圧で動作するデューティ調整回路の提供。【解決手段】ソースがVDD(正電圧源)に、ゲートが入力に接続されたPチャネル(以下Pch)トランジスタと、そのドレインがドレインに、ソースがVSS(負電圧源)に、ゲートが入力に接続されたNチャネル(以下Nch)トランジスタと、Pchトランジスタに並列に接続された複数のPchトランジスタと、並列に接続されたトランジスタのゲート電圧を制御するスイッチと、出力インバータで構成され、デューティ(パルス幅)制御信号によりデューティを制御することを特徴とするデューティ制御回路。
請求項（抜粋）：
ソースが高電位側電源に、ゲートが入力端子に接続されたPチャネルトランジスタと、ドレインが前記Pチャネルトランジスタのドレインに、ソースが低電位側電源に、ゲートが前記入力端子に接続されたNチャネルトランジスタと、前記Pチャネルトランジスタに並列に接続された1又は複数のPチャネルトランジスタと、前記並列に接続された1又は複数のPチャネルトランジスタのゲートにそれぞれ接続され、制御信号により、前記ゲートを前記入力端子又は前記高電位側電源に切換接続する1又は複数のスイッチと、入力端が前記複数のPチャネルトランジスタと前記Nチャネルトランジスタのドレインに接続された出力インバータと、を備えて成るデューティ制御回路。
IPC (2件)：
FI (2件)：
前のページに戻る
