特許
J-GLOBAL ID：200903010975826571

半導体装置の製造方法

発明者：
久保田 正文

久保田 正文 について

, 
林 重徳

林 重徳 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (8件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-319909
公開番号（公開出願番号）：特開2004-158487
出願日： 2002年11月01日
公開日（公表日）： 2004年06月03日
要約：
【課題】ゲート絶縁膜又は容量絶縁膜に金属酸化物からなる高誘電体薄膜を適用できるようにする。【解決手段】半導体基板11の素子形成領域上には、酸化シリコンからなる下地絶縁膜13、酸化ハフニウムからなるゲート絶縁膜14、ポリシリコンからなるゲート電極15、及び酸化シリコンからなるサイドウォール18を形成し、半導体基板11における素子形成領域の上部には、ソース・ドレイン領域18及びエクステンション領域16をそれぞれ注入により形成する。その後、半導体基板11の走査速度と、レーザ光のパルス間隔及びピーク電力とを調整して、半導体基板11の表面近傍のみをその温度が1150°C〜1250°Cとなるようにレーザ光を0.1秒間照射することにより、ゲート絶縁膜14に対する熱処理及びソース・ドレイン領域17に対する熱処理を行なう。【選択図】 図3
請求項（抜粋）：
基板上に高誘電体からなる絶縁膜を形成する第1の工程と、前記絶縁膜が形成された基板に光を照射する第2の工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L21/316 ,  H01L21/336 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/78 ,  H01L29/786
FI (5件)：
H01L21/316 P ,  H01L29/78 301G ,  H01L29/78 617T ,  H01L29/78 617V ,  H01L27/10 651
Fターム (79件)：
5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BF14 ,  5F058BH17 ,  5F058BJ04 ,  5F083AD00 ,  5F083JA02 ,  5F083JA32 ,  5F083NA01 ,  5F083PR21 ,  5F083PR34 ,  5F083PR36 ,  5F110AA06 ,  5F110BB06 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE08 ,  5F110EE09 ,  5F110EE31 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110FF23 ,  5F110FF28 ,  5F110FF29 ,  5F110FF36 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM15 ,  5F140AA13 ,  5F140AA24 ,  5F140AB09 ,  5F140AC32 ,  5F140AC36 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE16 ,  5F140BE18 ,  5F140BF01 ,  5F140BF04 ,  5F140BF10 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG27 ,  5F140BG28 ,  5F140BG38 ,  5F140BG43 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH15 ,  5F140BH22 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140CB04 ,  5F140CB08 ,  5F140CE18 ,  5F140CF00 ,  5F140CF07
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM