特許

J-GLOBAL ID：200903010998332126

ジッタ検出装置及びそれを用いた位相同期ループ回路

発明者： 沈 載晟 ,  朴 賢洙
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-189986
公開番号（公開出願番号）：特開2002-107394
出願日： 2001年06月22日
公開日（公表日）： 2002年04月10日
要約：

【要約】【課題】 ジッタ検出回路及びそれを用いた位相同期ループを提供する。【解決手段】 入力アナログ信号をデジタル変換した信号のジッタ値を検出するジッタ値検出回路は、デジタル変換された入力信号から二つの連続したサンプリングポイントにある両信号の符号の変化を判別し、符号の変化時に両信号を第1及び第2エッジ信号として出力するエッジ検出部200と、エッジ検出部200から出力された第1及び第2エッジ信号のうち、絶対値の小さい信号を出力する比較部210と、第1及び第2エッジ信号各々の絶対値の和で比較部210から出力した絶対値信号を割る演算部220、及び演算部220からの出力を所定期間に累積合算して所定区間のジッタ値として出力する累積部230とを含むことを特徴とする。

請求項（抜粋）：

入力アナログ信号をデジタル変換した信号のジッタ値を検出するジッタ値検出回路において、前記デジタル変換された入力信号から二つの連続したサンプリングポイントにある両信号の符号を判別して、符号が相異なる場合、前記両信号を各々第1及び第2エッジ信号として出力するエッジ検出部と、前記エッジ検出部から出力された第1及び第2エッジ信号のうち、絶対値の小さい信号を出力する比較部と、前記第1及び第2エッジ信号の各々の絶対値の和で前記比較部から出力した絶対値信号を割る演算部と、前記演算部からの出力を所定期間累積合算して、所定区間のジッタ値として出力する累積部とを含むことを特徴とするジッタ値検出回路。

IPC (7件)：

G01R 29/02 ,  G11B 20/10 321 ,  G11B 20/14 351 ,  H03L 7/06 ,  H03L 7/08 ,  H04L 25/02 302 ,  H04L 7/033

FI (7件)：

G01R 29/02 L ,  G11B 20/10 321 E ,  G11B 20/14 351 A ,  H04L 25/02 302 A ,  H03L 7/06 A ,  H03L 7/08 G ,  H04L 7/02 B

Fターム (25件)：

5D044FG11 ,  5D044GM01 ,  5D044GM12 ,  5D044GM15 ,  5J106AA05 ,  5J106EE09 ,  5J106FF05 ,  5J106FF06 ,  5J106KK06 ,  5J106KK30 ,  5K029AA03 ,  5K029FF02 ,  5K029HH26 ,  5K029KK23 ,  5K029LL08 ,  5K029LL12 ,  5K047AA06 ,  5K047GG22 ,  5K047KK02 ,  5K047MM36 ,  5K047MM45 ,  5K047MM48 ,  5K047MM53 ,  5K047MM56 ,  5K047MM62