特許
J-GLOBAL ID：200903011006473471
記憶回路制御装置およびグラフィック演算装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-067242
公開番号（公開出願番号）：特開平11-265459
出願日： 1998年03月17日
公開日（公表日）： 1999年09月28日
要約：
【要約】【課題】 小規模な回路構成で、テクスチャバッファの記憶領域を効率的に使用できるグラフィック演算装置を提供する。【解決手段】 DRAM16のテクスチャバッファ20には、マトリクス状に配置された複数の画素の色データを示す2次元画像データであるテクスチャデータが記憶してあり、テクスチャエンジン回路12は、n(nは1以上の整数)ビットで表現された前記2次元アドレス(U,V)のUアドレスと、m(mは1以上の整数)ビットで表現された前記2次元アドレス(U,V)の前記Vアドレスとのそれぞれを構成するビットデータを組み合わせて、(n+m)ビットの1次元アドレスを生成し、前記生成された1次元アドレスを用いて、テクスチャバッファ20にアクセスを行う。
請求項（抜粋）：
マトリクス状に配置された複数の画素の色データを示す2次元画像データを記憶回路に記憶し、前記複数の画素の2次元配置に対応した2次元アドレス(U,V)を用いて前記記憶回路に記憶された前記2次元画像データにアクセスを行う記憶回路制御装置において、n(nは1以上の整数)ビットで表現された前記2次元アドレス(U,V)のUアドレスと、m(mは1以上の整数)ビットで表現された前記2次元アドレス(U,V)の前記Vアドレスとのそれぞれを構成するビットデータを組み合わせて、(n+m)ビットの1次元アドレスを生成するアドレス生成手段と、前記生成された1次元アドレスを用いて、前記記憶回路にアクセスを行うデータアクセス手段とを有する記憶回路制御装置。
引用特許：
前のページに戻る
