特許

J-GLOBAL ID：200903011009350419

半導体装置の製造方法および半導体装置

発明者： 新田 康一 ,  波多腰 玄一 ,  石川 正行 ,  ピーター・パーブルック
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-354210
公開番号（公開出願番号）：特開平7-202346
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】広禁制帯幅の II-VI族化合物半導体層を選択的にエッチングできる半導体装置の製造方法を提供すること。【構成】ZnS層7上にp型ZnSe層8を形成した後、ZnS層7をエッチングストップ層に用いてp型ZnSe層8を選択的にエッチングする。

請求項（抜粋）：

基板上に、Cdw Znx Mg1-w-x Sy1Se1-y1層(0≦w≦1,0≦x≦1,0≦(w+x)≦1,0≦y1≦1)を形成する工程と、このCdw Znx Mg1-w-x Sy1Se1-y1層上に、Cds Znt Mg1-s-t Sy2Seu Te1-y2-u層(0≦s≦1,0≦t≦1,0≦(s+t)≦1,0≦y2≦y1,0≦u≦1,0≦(y2+u)≦1)を形成する工程と、前記Cdw Znx Mg1-w-x Sy1Se1-y1層をエッチングストップ層として用い、前記Cds Znt Mg1-s-t Sy2Seu Te1-y2-u層を選択的にエッチングする工程とを有してなることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01S 3/18 ,  H01L 33/00