特許
J-GLOBAL ID：200903011023189876
圧接型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-214675
公開番号（公開出願番号）：特開平11-067797
出願日： 1997年08月08日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 ゲート取り出し電極の圧接に伴って金属屑が発生しても、ゲート電極とカソード電極が電気的にショートしないGTOサイリスタを提供する。【解決手段】 カソード挿入板40は、半導体基板10の上主面の外周部側に位置する面上に接するリング状のゲート取り出し電極頭部41と、リング状のゲート取り出し電極頭部41の内周側および外周側の半導体基板10の上主面にそれぞれ接する内側カソード挿入板42および外側カソード挿入板43とを備え、ゲート取り出し電極41は、弾力性を有する埋め込み絶縁物44により内側カソード挿入板42および外側カソード挿入板43に固着され、一体化した構成となっている。
請求項（抜粋）：
第1主面の第1の領域にリング状の制御電極が形成され、前記制御電極よりも内周側および外周側の第2および第3の領域に第1主電極が形成され、前記第1主面とは反対側の第2主面に第2主電極が形成された半導体基板と、第1主面が前記半導体基板の前記第2主電極に接するように前記半導体基板を搭載する導電性の補強板と、第1主面が前記第2および第3の領域の第1主電極にそれぞれ接する内側電極挿入板および外側電極挿入板と、前記制御電極に接するリング状の取り出し制御電極頭部とを有し、3者が一体となった電極挿入板と、第1主面が前記内側電極挿入板および前記外側電極挿入板の前記第1主面とは反対側の第2主面に接するように配設された電極ブロックと、前記取り出し制御電極頭部の配設位置に対応して前記電極ブロックの前記第1主面の表面から、前記第1主面とは反対側の第2主面に向かう方向に形成されたリング状溝内に配設され、前記取り出し制御電極頭部を前記半導体基板の方向に付勢する付勢機構とを備え、前記取り出し制御電極頭部は、前記内側電極挿入板の端縁部と前記外側電極挿入板の内周端縁部とで規定される領域内に配設され、前記電極挿入板は、前記取り出し制御電極頭部と、前記内側電極挿入板の端縁部および前記外側電極挿入板の内周端縁部との間に、隙間なく充填されて固着された弾力性を有する埋め込み絶縁物を備えることで前記内側電極挿入板、前記外側電極挿入板、前記取り出し制御電極頭部が一体となった圧接型半導体装置。
IPC (3件)：
H01L 21/52
, H01L 29/744
, H01L 29/74
H01L 21/52 J
, H01L 29/74 C
, H01L 29/74 J
