特許
J-GLOBAL ID:200903011026750927
MOS形電界効果トランジスタ
発明者:
,
出願人/特許権者:
代理人 (1件):
富村 潔
公報種別:公開公報
出願番号(国際出願番号):特願平6-115848
公開番号(公開出願番号):特開平7-050421
出願日: 1994年05月02日
公開日(公表日): 1995年02月21日
要約:
【要約】【目的】 完全空乏化CMOSトランジスタとしてSOI基板上に容易に形成することのできる極小寸法の電界効果トランジスタを提供する。【構成】 SOI基板のシリコン層からエッチングされたブリッジ4内にゲート金属化部5を締め金状に囲むチャネル領域を形成するが、その際MOS形電界効果トランジスタを形成するために誘電層6をゲート金属化部5とブリッジ4との間に施し、ソース及びドレイン領域をドーピング部7により形成する。
請求項(抜粋):
ゲート用チャネル領域を半導体物質からなるブリッジ(4)の3つの表面に形成し、このブリッジ(4)の長手方向に対して横方向にブリッジ(4)を締め金状に囲むゲート金属化部(5)を備え、ブリッジ(4)内のこのゲートの両側にソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域上にソース接触部及びドレイン接触部として金属化部を施すことを特徴とするMOS形電界効果型トランジスタ。
IPC (4件):
H01L 29/786
, H01L 21/8238
, H01L 27/092
, H01L 27/08 331
FI (2件):
H01L 29/78 311 G
, H01L 27/08 321 B
前のページに戻る