特許

J-GLOBAL ID：200903011054976370

デジタル信号処理装置

発明者： 田中 美昭
出願人/特許権者： 日本ビクター株式会社
代理人 (1件)： 二瓶 正敬
公報種別：公開公報
出願番号（国際出願番号）：特願平8-249264
公開番号（公開出願番号）：特開平10-051253
出願日： 1996年08月30日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 入力信号の遅延時間を短くしてエコーを防止し、アタック時間を長くする。【解決手段】 デジタルオーディオ信号のレベルに基づきコンプレス/リミット用のゲインを生成するゲイン生成回路4と、ゲイン生成回路により出力されたコンプレス/リミット用のゲインに時定数を付与するスムーズフィルタ5を設けている。スムーズフィルタ5は付与された時定数でゲインを従来例より比較的急峻に下げ、スムーズフィルタ5により付与されるゲインの時定数が時定数延長部6により延長され、ゲイン調整用アンプ2に設定される。

請求項（抜粋）：

デジタル入力信号を遅延する遅延手段と、前記遅延手段により遅延された前記デジタル信号を可変のゲインで減衰する減衰手段と、前記デジタル入力信号のレベルを検出するレベル検出手段と、前記レベル検出手段により検出されたレベルに基づきコンプレス/リミット用のゲインを生成するゲイン生成手段と、前記ゲイン生成手段により出力されたコンプレス/リミット用のゲインに時定数を付与するスムーズフィルタと、前記スムーズフィルタにより出力されたゲインの時定数を延長し、前記減衰手段に印加する時定数延長手段とを、有するデジタル信号処理装置。

IPC (7件)：

H03G 3/30 ,  G10K 15/12 ,  H03G 5/16 ,  H03G 7/00 ,  H03H 17/00 601 ,  H03H 17/00 611 ,  H04S 1/00

FI (7件)：

H03G 3/30 C ,  H03G 5/16 C ,  H03G 7/00 A ,  H03H 17/00 601 J ,  H03H 17/00 611 A ,  H04S 1/00 K ,  G10K 15/00 B