特許

J-GLOBAL ID：200903011069615748

MOSトランジスタ

発明者： 永久 克己
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-191503
公開番号（公開出願番号）：特開2000-022152
出願日： 1998年07月07日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 MOSトランジスタを有する基板に発生する寄生バイポーラトランジスタに流れる電流を抑制し、基板のバイアス電位に影響を与えないようにする。【解決手段】 入力信号Dinが与えられるドレイン領域にはp+領域を形成せず、代わりに、p-のLDD(Low Doped Drain)領域101をドレイン領域として用いる。こうすれば、ドレイン領域101、n型ウェル7、p型基板8がそれぞれエミッタ、ベース、コレクタに相当する縦方向の寄生バイポーラトランジスタPBV1のエミッタ注入効率が下がる。よって、入力信号Dinが電源電位VDDを上回ったときに流れやすい寄生バイポーラトランジスタPBV1のエミッタ-コレクタ電流が低減でき、p型基板8に与えるバイアス電位VBBが擾乱を受けにくい。

請求項（抜粋）：

第1導電型の基板の表面に形成された第2導電型のボディ層と、前記ボディ層において前記表面に形成された前記第2導電型のボディ電極と、前記ボディ層において前記表面に形成された前記第1導電型の第1電流電極及び前記第1導電型の第2電流電極と、前記ボディ層において前記第1電流電極及び第2電流電極に挟まれた前記表面の前記ボディ層とは反対側において形成されたゲート電極とを備え、前記第1電流電極の前記第1導電型のキャリアの濃度が、前記第2電流電極の前記第1導電型のキャリアの濃度に比べて低いMOSトランジスタ。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (2件)：

H01L 29/78 301 X ,  H01L 27/08 102 F

Fターム (18件)：

5F040DA27 ,  5F040DB03 ,  5F040DC01 ,  5F040EF02 ,  5F040EF18 ,  5F040EK05 ,  5F040EM01 ,  5F040EM03 ,  5F040FA05 ,  5F040FC05 ,  5F040FC15 ,  5F048AC03 ,  5F048BA02 ,  5F048BC03 ,  5F048BC06 ,  5F048BC11 ,  5F048BG14 ,  5F048DA25