半導体装置の多層配線構造及びその形成方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-183562
公開番号（公開出願番号）：特開平8-046043
出願日： 1994年08月04日
公開日（公表日）： 1996年02月16日
要約：

【要約】【目的】本発明は合わせマークの消失を防止し得る半導体装置の多層配線構造及びその形成方法を提供する。【構成】本発明によると、下層で形成された合わせマークの段差を埋め込み配線形成後も保存するために、光を透過しにくい膜を堆積しパターニングするときには50nm以上の段差が残るように、埋め込み配線の堆積膜の膜厚をコントロールするかまたは、選択的なエッチングを施し、埋め込み材の上面と層間絶縁膜の上面との間に段差を形成する。

請求項（抜粋）：

配線材を層間絶縁膜中に形成された溝に埋め込む形態で形成される埋め込み配線、または層間接続孔部に埋め込む形態で形成される埋め込み形層間接続配線を有する半導体装置において、Al、Al合金、W、W合金、Cu、Cu合金、Si、Ti、TiN、TiSiN、Ti合金、Nb、Nb合金などの光を透過しにくい金属または半導体の配線材料を堆積するとき、その堆積を行う面において50nm以上の段差が形成されていることを特徴とする半導体装置の多層配線構造。

IPC (2件)：

H01L 21/768 , H01L 21/3205

FI (2件)：

H01L 21/90 A , H01L 21/88 Z

引用特許：

審査官引用 (9件)

特開平4-061218
特開平4-015939
特開昭62-229959

全件表示

前のページに戻る