特許
J-GLOBAL ID：200903011127252839

マルチプロセッサ・ホスト上でのマルチプロセッサ・アドレス変換の効率のよいエミュレーションのための方法およびシステム

発明者：
エリック・リヒター・アルトマン

エリック・リヒター・アルトマン について

, 
ラヴィ・ナイア

ラヴィ・ナイア について

, 
ジョン・ケヴィン・オブライエン

ジョン・ケヴィン・オブライエン について

, 
キャスリン・メアリー・オブライエン

キャスリン・メアリー・オブライエン について

, 
ピーター・ハウランド・オーデン

ピーター・ハウランド・オーデン について

, 
ダニエル・アーサー・プレナー

ダニエル・アーサー・プレナー について

, 
スメード・ワスデオ・サタイエ

スメード・ワスデオ・サタイエ について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2003-302167
公開番号（公開出願番号）：特開2004-110812
出願日： 2003年08月26日
公開日（公表日）： 2004年04月08日
要約：
【課題】 他のマルチプロセッシング・システムの仮想メモリ・アドレス指定を使用してエミュレートするときに、あるマルチプロセッシング・システムのメモリ・アドレス指定を効果的にマッピングすることができる方法および構造を提供すること。【解決手段】 ホスト・マルチプロセッサ・システムのオペレーティング・システムの仮想/実メモリ・マッピング・メカニズムを使用してターゲット・システムのメモリ・アドレス指定をエミュレートするための方法(およびシステム)は、ターゲット仮想メモリ・アドレスをシミュレート済みページ・テーブルに入力してホスト仮想メモリ・アドレスを入手するステップを含む。ターゲット・システムは、それが動作しているソフトウェアに認識されない。【選択図】 図10
請求項（抜粋）：
ホスト・マルチプロセッサ・システムのオペレーティング・システムの仮想/実メモリ・マッピング・メカニズムを使用してターゲット・システムのメモリ・アドレス指定をエミュレートする方法において、 ターゲット仮想メモリ・アドレスをページ・テーブルに入力してホスト仮想メモリ・アドレスを入手するステップを具備し、 前記ターゲット・システムが、それが動作しているソフトウェアに認識されない方法。
IPC (2件)：
G06F12/10 ,  G06F9/455
FI (5件)：
G06F12/10 553Z ,  G06F12/10 505B ,  G06F12/10 509Z ,  G06F9/44 310A ,  G06F9/44 310D
Fターム (2件)：
5B005KK13 ,  5B005RR04
引用特許：
出願人引用 (1件)
  • 米国特許第6075937号
審査官引用 (60件)
  • 特開昭62-069339
  • 特開昭62-069339
  • 仮想計算機システム
    公報種別：公開公報   出願番号：特願平7-057902   出願人：株式会社日立製作所, 日立コンピュータエンジニアリング株式会社
全件表示
引用文献：
審査官引用 (4件)
  • LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
  • LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
  • LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
全件表示

前のページに戻る

TOP

BOTTOM