特許

J-GLOBAL ID：200903011138018633

D/A変換装置

発明者： 谷 泰範 ,  金秋 哲彦 ,  傍島 彰
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-140223
公開番号（公開出願番号）：特開平5-335963
出願日： 1992年06月01日
公開日（公表日）： 1993年12月17日
要約：

【要約】【目的】 PWMのように高いクロックを必要とせず、またD/A変換回路に高い精度を必要としないD/A変換装置を提供する。【構成】 ディジタル入力をディジタルフィルタ10とノイズシェーパ11でサンプリング周波数が高くビット数の少ないディジタル信号に変換し、ノイズシェーパ11からの出力信号をデコーダ12で対応する1ビット信号列に変換して1ビットD/A変換器13列でアナログ信号に変換し、これらアナログ信号をアナログ加算器14で総合してアナログ出力とする。デコーダ12の出力をノイズシェーパ11の出力の値に応じた数の1ビット信号が巡回するような出力とし、特定の1ビット信号とノイズシェーパ11の出力値との相関を無くすることで、ノイズや歪を低減する。

請求項（抜粋）：

入力されたディジタル信号のサンプリング周波数をn倍(n≧2)にするディジタルフィルタと、前記ディジタルフィルタの出力を入力とし、語長制限とともにノイズの周波数特性を所定の特性に変化させるノイズシェーパと、前記ノイズシェーパの出力を入力とし、この入力の値に対応した1ビット信号列に変換するデコーダと、前記デコーダの出力をアナログ信号に変換する1ビットD/A変換器列と、前記1ビットD/A変換器列の出力を総合するアナログ加算器とを備え、前記デコーダの出力を、前記ノイズシェーパの出力の値に応じた数の1ビット信号が巡回するような出力としたD/A変換装置。

引用特許：

審査官引用 (4件)

• 特開昭64-072621
  
• 特開昭63-287218
  
• 特開平1-254023
  
• 特開平4-070216