特許
J-GLOBAL ID：200903011160833529
論理シミュレーション方式
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-156636
公開番号（公開出願番号）：特開平10-003487
出願日： 1996年06月18日
公開日（公表日）： 1998年01月06日
要約：
【要約】【課題】シミュレーションを高速に行うことができるように、また、コストが掛からないようにする。【解決手段】入力手段1は、シミュレーション用ロードモジュールと論理回路12に入力する入力信号の論理パタン14の組を示す入力パタン13とを入力する。分割入力パタン作成手段2は、入力パタン13を時間軸に沿って分割して複数の分割入力パタン15を作成する。第1の実行手段3は、複数の分割入力パタン15のそれぞれに対してシミュレーション用ロードモジュールにより並列にそれぞれシミュレーションする。統合出力手段7は、第1の実行手段3のそれぞれのシミュレーションの結果を統合してシミュレーション結果として出力する。このとき、これらの各手段をワークステーション等の汎用の処理装置内に設けてこの処理装置によりシミュレーションを行う。
請求項（抜粋）：
論理回路の動作をシミュレーションするシミュレーションプログラムと前記論理回路の論理情報とを有するシミュレーション用ロードモジュールと前記論理回路に入力する入力信号の論理パターンの組を示す入力パタンとを入力する入力手段と、前記入力した入力パタンを時間軸に沿って分割し複数の分割入力パタンを作成する分割入力パタン作成手段と、前記複数の分割入力パタンのそれぞれに対して前記シミュレーション用ロードモジュールにより並列にそれぞれシミュレーションする第1の実行手段と、前記第1の実行手段の前記それぞれのシミュレーションの結果を統合して前記入力パタンに対するシミュレーション結果として出力する統合出力手段と、を備えたことを特徴とする論理シミュレーション方式。
FI (2件)：
G06F 15/60 664 L
, G06F 15/60 604 Z
