特許
J-GLOBAL ID：200903011182663775
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-200468
公開番号（公開出願番号）：特開平8-064595
出願日： 1994年08月25日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 平坦化絶縁膜のポリッシングストッパ膜を平坦化絶縁膜と同一の酸化シリコン(SiO2)膜で形成できるようにしてプロセスを簡略化し,且つ平坦化絶縁膜の比誘電率を下げて配線遅延を抑制する。【構成】 表面に凹凸を有する半導体基板上に, 気相成長によりフッ素を添加した酸化シリコン膜と, フッ素を添加しない酸化シリコン膜と, フッ素を添加した酸化シリコン膜とを順に堆積した積層膜を成長する工程と,該フッ素を添加しない酸化シリコン膜をポリッシングストッパとして, 該積層膜をポリッシングする工程とを有する半導体装置の製造方法。
請求項（抜粋）：
表面に凹凸を有する半導体基板上に, 気相成長法によりフッ素を添加した酸化シリコン膜と, フッ素を添加しない酸化シリコン膜と, フッ素を添加した酸化シリコン膜とを順に堆積した積層膜を成長する工程と,該フッ素を添加しない酸化シリコン膜をポリッシングストッパとして, 該積層膜をポリッシングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/304 321
