特許

J-GLOBAL ID：200903011189249290

評価用マイクロプロセッサ及びその評価モード設定方法

発明者： 石原 富裕
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-321699
公開番号（公開出願番号）：特開2001-142735
出願日： 1999年11月11日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 構成を簡素化しコストを低減することができる評価用マイクロプロセッサ及びその評価モード設定方法を提供する。【解決手段】 CPU1の書込端子WRに夫々論理積ゲートAND1及びAND2の一入力端が接続されている。論理積ゲートAND1の出力信号がクロック端子に入力されるモード設定レジスタ2及び論理積ゲートAND2の出力信号がクロック端子に入力されるマスタモードレジスタ群3が設けられている。マスタモードレジスタ群3の各フリップフロップのD端子には、CPU1のDATA端子が接続されている。また、スレーブモードレジスタ群4が設けられている。スレーブモードレジスタ群4の各フリップフロップのクロック端子はモード設定レジスタ2のQ端子に接続され、D端子はマスタモードレジスタ群3の各フリップフロップのQ端子に接続されている。モード設定レジスタ2のQ端子は、CPU1のリセット入力端子にも接続されている。

請求項（抜粋）：

複数種の評価モードを順次設定して自己の動作の評価を行う評価用マイクロプロセッサにおいて、夫々前記複数種の評価モードに使用されるパラメータが格納される複数個のレジスタからなるマスタモードレジスタ群と、このマスタモードレジスタ群から出力された前記パラメータが格納される複数個のレジスタからなるスレーブモードレジスタ群と、前記スレーブモードレジスタ群から出力された前記パラメータに関連づけて前記動作の評価を行う中央処理装置と、この中央処理装置からの指示により前記スレーブモードレジスタ群にその出力信号を切替えさせるモード設定レジスタと、を有することを特徴とする評価用マイクロプロセッサ。

IPC (2件)：

G06F 11/22 340 ,  G06F 15/78 510

FI (2件)：

G06F 11/22 340 E ,  G06F 15/78 510 K

Fターム (6件)：

5B048AA13 ,  5B048DD10 ,  5B048FF01 ,  5B062AA10 ,  5B062CC08 ,  5B062JJ08