特許
J-GLOBAL ID：200903011201170270
半導体装置及びその製造方法並びにそれを用いた応用システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143269
公開番号（公開出願番号）：特開平7-014992
出願日： 1993年06月15日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】電極と誘電体層の界面における低誘電率層の生成を防止することで、容量が大きくリーク電流の小さな容量素子を実現し、大容量ダイナミックランダムアクセスメモリ(DRAM)を提供することである。【構成】容量素子の電極として、酸化物が誘電率20以上の絶縁膜となる金属を用い、容量素子の絶縁層として、少なくとも2層の酸化物絶縁膜を用いる。酸化物絶縁膜のうち少なくとも1層の絶縁層は電極金属の酸化物であり、少なくとも他の1層はこれよりも誘電率の大きな絶縁膜を用い容量素子を構成する。【効果】電極と誘電体層との界面での低誘電率層の生成を防止し、大容量の容量素子を構成できる。この結果、半導体装置特に高集積度のダイナミックランダムアクセスメモリを提供することができる。
請求項（抜粋）：
容量素子が、酸化物絶縁体と該絶縁体の両面に接する電極とから構成される半導体素子において、少なくとも1方の電極として、酸化物が誘電率20以上の絶縁体となる金属を用い、絶縁膜は少なくとも2層の酸化物絶縁膜から構成され、このうち少なくとも1層の絶縁層が電極金属の酸化物であり、少なくとも他の1層はこれよりも誘電率の大きい酸化物絶縁体層であることを特徴とする半導体装置。
IPC (3件)：
H01L 27/108
, H01L 21/822
, H01L 27/04
