特許
J-GLOBAL ID：200903011233413175
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-048316
公開番号（公開出願番号）：特開平6-090009
出願日： 1992年03月05日
公開日（公表日）： 1994年03月29日
要約：
【要約】【目的】本発明は高ドレイン電圧の下でもノーマルオフ状態を維持し、且つ低オン抵抗,低オン電圧,高hFS,高耐圧,高速スイッチング動作を実現する半導体装置を提供することを目的とする。【構成】本発明は、n+ 形シリコン基板11上に高抵抗のn- 形低濃度不純物層12が形成され、その表面側に第1チャンネル領域を挟み対峙するゲート13a,13bが形成される。前記第1チャンネル領域上にn- 形低濃度不純物層14、pチャンネル層15及びn+ 形ソース16を形成した後、両サイドに凹溝が掘る。前記溝の底面には、各ゲート13a,13bの第1ゲート電極21a,21bが形成され、側壁には、ゲート酸化膜18を介して第2ゲート電極19a,19bが形成される構造の電力用等に利用される半導体装置である。
請求項（抜粋）：
第1の導電形の半導体基板と、前記半導体基板の一主面上に形成された第1導電形の第1低濃度不純物層と、第1低濃度不純物層表面に所定幅の第1チャンネル領域を挟み対峙して形成された少なくとも1対の第2導電形の高濃度不純物からなる第1ゲートと、前記チャンネル領域上及び前記第1ゲート上に形成された第1導電形の第2低濃度不純物層と、前記第2低濃度不純物層上に形成された第2導電形の低濃度不純物層からなる第2チャンネルと、前記第2チャンネル上に対峙配置され、その中心が前記第1ゲートの中心と同一軸上に合致するように形成された少なくとも1対の第1導電形の高不純物濃度層からなるソースと、前記第1ゲートにオーミックコンタクトし、基板最上層まで形成される少なくとも一対の第1ゲート電極と、前記第2チャンネルから第2低濃度不純物層を経て第1ゲートまでを挟み対向して形成されるゲート酸化膜と、前記ゲート酸化膜上に形成された少なくとも1対の第2ゲート電極と、前記ソース及び第2チャンネルにオーミックコンタクトするソース電極と、前記半導体基板の他主面上に、オーミックコンタクトするように形成されたドレイン電極とを具備することを特徴とする半導体装置。3.発明の詳細な説明
IPC (4件)：
H01L 29/804
, H01L 21/331
, H01L 29/73
, H03K 17/00
H01L 29/80 V
, H01L 29/72
