特許

J-GLOBAL ID：200903011292925104

半導体装置及びその製造方法

発明者： 小島 健嗣 ,  新居 英明 ,  親松 尚人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-298395
公開番号（公開出願番号）：特開2003-100863
出願日： 2001年09月27日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 素子領域である単結晶半導体層に圧縮応力が生じない素子分離構造を提供する。【解決手段】 半導体基板層、第1の絶縁層および半導体層からなるSOI基板を準備し、半導体層をパターニングし、素子領域を形成し、基板表面に第2の絶縁層を被覆し、基板表面を研磨して素子分離領域のみに第2の絶縁層が露出するように基板表面を平滑化し、上記素子領域である半導体層とその周囲の第2の絶縁層との間に隙間を形成し、この後基板のアニ-ルを行うことで素子分離構造を形成する。

請求項（抜粋）：

半導体基板層、第1の絶縁層および半導体層が順に積層された基板を準備する工程と、前記半導体層をパターニングし、素子領域を形成する工程と、基板表面に第2の絶縁層を被覆する工程と、基板表面を研磨し、該素子分離以外の領域のみに前記第2の絶縁層が露出するように、基板表面を平滑化する工程と、前記素子領域である半導体層とその周囲の前記第2の絶縁層との間に隙間を形成する工程と、前記隙間を形成後、基板をアニ-ルする工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/76 ,  H01L 21/324 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786

FI (5件)：

H01L 21/324 Z ,  H01L 27/12 F ,  H01L 21/76 L ,  H01L 21/76 D ,  H01L 29/78 621

Fターム (30件)：

5F032AA01 ,  5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA70 ,  5F032AA77 ,  5F032AC02 ,  5F032BA01 ,  5F032BB01 ,  5F032CA17 ,  5F032DA02 ,  5F032DA03 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F032DA74 ,  5F110AA01 ,  5F110CC01 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110GG58 ,  5F110NN62 ,  5F110NN65