特許
J-GLOBAL ID：200903011296930811
不揮発性半導体記憶装置のデータ消去方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316451
公開番号（公開出願番号）：特開平6-151785
出願日： 1992年10月30日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 消去前書き込み動作、消去ベリファイ動作を省略しうるようにして消去時間の短縮を図る。過剰消去セルの発生の防止。【構成】 フローティングゲートとコントロールゲートを有し、pウェル上に形成されたメモリセルのデータを消去するに際して、まずソース・ドレイン領域を開放状態とし、コントロールゲートに負の高電圧(例えば、-13V)を、pウェルに電源電圧VCCを印加して消去を行う。次に、ソース・ドレイン領域を開放状態とし、コントロールゲートとpウェルに電源電圧VCCを印加し、続いて、pウェルへの印加電圧を接地電位としてしきい値電圧の調整を行う。このときチャネルにおいてホットエレクトロンが発生し、フローティングゲートへの電子の注入が行われるが、注入される電子の量は、しきい値電圧の低いセル程多くなることからこのしきい値調整によりしきい値電圧の収束が図られる。
請求項（抜粋）：
p型半導体基板の表面またはpウェルの表面に形成された一対のn型領域であるソース・ドレイン領域と、前記p型半導体基板上または前記pウェル上に第1のゲート絶縁膜を介して形成されたフローティングゲートと、該フローティングゲート上に第2のゲート絶縁膜を介して形成されたコントロールゲートと、を有するメモリセルが複数個配置され、複数本のビット線、複数本のワード線およびソース線が配置され、各メモリセルのドレイン領域がいずれかのビットに接続され、そのソース領域が前記ソース線に接続され、そのコントロールゲートがいずれかのワード線に接続されている不揮発性半導体記憶装置のデータ消去方法において、前記フローティングゲートから電子が引き抜かれる消去動作の後に、しきい値電圧の低いメモリセルほど多くの電子が注入される態様にて前記フローティングゲートに電子が注入される消去しきい値電圧調整動作が行われることを特徴とする不揮発性半導体記憶装置のデータ消去方法。
IPC (3件)：
H01L 27/115
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
