特許
J-GLOBAL ID：200903011308704170
フラッシュ・メモリ用の高速検知増幅器
発明者：
出願人/特許権者：
代理人 (1件)：
大橋 邦彦
公報種別：公表公報
出願番号（国際出願番号）：特願平8-524448
公開番号（公開出願番号）：特表平11-503853
出願日： 1996年02月07日
公開日（公表日）： 1999年03月30日
要約：
【要約】複数の浮動ゲート・メモリ装置で構成され、メモリ装置に選択的に結合されたコラム線を有する、フラッシュ・メモリ用高速検知増幅器が開示されている。コラム線は、読取りバイアス/増幅回路がコラム線を迅速に特定のメモリ装置での読取りバイアス電位にプルアップする前にグラウンドまで放電される。この電位は、高速検知増幅器内の差動増幅器によって検知基準電位と比較される。高速検知増幅器の出力として特定のメモリ装置のバイナリ状態が与えられる。
請求項（抜粋）：
浮動ゲート・メモリ装置のバイナリ状態を検知し、入力線と出力線とを有する読取りバイアス回路であって、 前記入力線及び出力線に動作可能に結合され、入力線の電位を、前記装置が一方のバイナリ状態である場合には迅速に所定の第1の電圧に上昇させ、前記装置が他方のバイナリ状態である場合には迅速に所定の第2の電圧に上昇させ、前記出力線の電位を、前記装置が一方のバイナリ状態である場合には迅速に所定の第3の電圧に上昇させ、前記装置が他方のバイナリ状態である場合には迅速に所定の第4の電圧に上昇させる、高速充電回路と、 前記入力線に動作可能に結合され、前記入力線の電位が所定のオーバシュート電圧をかなり超えることを妨げるフィードバック回路と、を備える読取りバイアス回路。
引用特許：
前のページに戻る
