特許

J-GLOBAL ID：200903011327823571

液晶表示装置とその製造方法

発明者： 田中 栄
出願人/特許権者： 田中 栄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-283194
公開番号（公開出願番号）：特開2000-066240
出願日： 1998年08月17日
公開日（公表日）： 2000年03月03日
要約：

【要約】【目的】 アクティブマトリックス型液晶表示装置で視野角特性が良好で、製造コストの安い、表示ムラの少ない高品質大画面画像を実現する。【構成】少なくとも一方が透明な一対の基板と前記基板間にはさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、前記画素電極、前記走査線および前記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、共通電極と走査線を連結している静電気対策用保護アクティブ素子の接続部分と、共通電極と映像信号配線を連結している静電気対策用保護アクティブ素子の接続部分が、局部的に堆積されたゲート絶縁膜の領域外にあり、その接続部分はパッシベーション膜により完全に被覆されていることを特徴とする。

請求項（抜粋）：

少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、前記画素電極、前記走査線および前記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、前記アクティブ素子のゲート絶縁膜を基板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積し、アクティブ素子の半導体層とパッシベーション保護膜層は、基板全面に堆積することを特徴とする製造方法。

IPC (4件)：

G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 29/786 ,  H01L 21/336

FI (4件)：

G02F 1/136 500 ,  G09F 9/30 338 ,  H01L 29/78 617 V ,  H01L 29/78 619 A

Fターム (49件)：

2H092GA12 ,  2H092GA17 ,  2H092JA24 ,  2H092JA28 ,  2H092JA36 ,  2H092KA04 ,  2H092KA10 ,  2H092KB24 ,  2H092MA08 ,  2H092MA13 ,  2H092MA27 ,  2H092MA30 ,  2H092MA41 ,  2H092NA14 ,  2H092NA27 ,  2H092NA29 ,  2H092QA07 ,  2H092QA13 ,  2H092QA14 ,  2H092QA18 ,  5C094AA03 ,  5C094AA12 ,  5C094AA14 ,  5C094AA43 ,  5C094AA44 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA15 ,  5C094EA04 ,  5C094GB01 ,  5F110AA16 ,  5F110AA22 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE23 ,  5F110GG02 ,  5F110GG15 ,  5F110HK02 ,  5F110HK09 ,  5F110HK16 ,  5F110HK33 ,  5F110HL03 ,  5F110HL04 ,  5F110HL05 ,  5F110HM19 ,  5F110NN02

引用特許：

審査官引用 (1件)

• 特開昭64-035421