特許
J-GLOBAL ID：200903011338006516
カウンタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-058686
公開番号（公開出願番号）：特開平5-268075
出願日： 1992年03月17日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】カウンタ回路において、クロック変化がデータ変化よりも遅れるために生じるカウントずれを防止する。【構成】ラッチ回路とインバータの数で周期が決定されるカウンタ回路の第1段目のラッチ回路L1の前に最終段のラッチ回路L6と同相のクロックで変化するダミーのラッチ回路L0を付加し、かつそのクロックを作るインバータI0を付加した。【効果】ラッチ回路L0とインバータI0を付加することにより、データが遅れることによって生じるカウンタのカウントずれを防止できる。
請求項（抜粋）：
第1段目のラッチ回路の前に最終段のラッチ回路と同相のクロックで変化するダミーのラッチ回路を備え、かつ該ダミーのラッチ回路のクロックを作るインバータを備えることにより出力データ遅れによるカウントずれを防止したことを特徴とするカウンタ回路。
IPC (2件)：
前のページに戻る
