アクティブマトリクス型表示装置

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-115375
公開番号（公開出願番号）：特開2002-311910
出願日： 2001年04月13日
公開日（公表日）： 2002年10月25日
要約：

【要約】【課題】アクティブマトリクス型表示装置の低消費電力化を図る。【解決手段】各画素毎に映像信号を保持する保持回路110を配置し、通常動作モードとメモリ動作モードを切り換えて表示する。メモリ動作モード時にパネル内に設けられた発振部300の出力を画素電極に供給し、外付け回路基板90の昇圧回路92や、パネル内のドライバ回路を停止させることで、消費電力を削減する。発振部の最終段のインバータを構成する薄膜トランジスタのオン抵抗よりも高く設定されている。

請求項（抜粋）：

基板上の一方向に配置された複数のゲート信号線と、前記ゲート信号線に交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される複数の画素電極と、前記複数の画素電極に対向する対向電極と、前記画素電極に対応して配置され、映像信号に応じたデータを記憶する保持回路とを有し、随時入力される映像信号に応じた画素電圧を随時印加して表示する通常動作モードと、前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、前記複数の画素電極が配置される画素部の周囲に、メモリ動作モード時に所定周期の第1の交流信号と、前記第1の交流信号を反転した第2の交流信号とを画素部に出力する発振部が配置され、前記発振部は、複数の薄膜トランジスタよりなる複数段のインバータと、メモリ動作モード時にオンする出力トランジスタとを有し、該出力トランジスタのオン抵抗は、前記複数のインバータのうち画素部に最も近いインバータを構成する複数の薄膜トランジスタのオン抵抗よりも高く設定され、前記保持回路の保持するデータに応じて前記第1もしくは第2の交流信号を選択して前記画素電極に供給することを特徴とするアクティブマトリクス型表示装置。

IPC (11件)：

G09G 3/36 , G02F 1/133 550 , G02F 1/1368 , G09F 9/30 330 , G09F 9/30 338 , G09F 9/35 , G09G 3/20 611 , G09G 3/20 612 , G09G 3/20 , G09G 3/20 624 , H01L 29/786

FI (12件)：

G09G 3/36 , G02F 1/133 550 , G02F 1/1368 , G09F 9/30 330 Z , G09F 9/30 338 , G09F 9/35 , G09G 3/20 611 A , G09G 3/20 612 D , G09G 3/20 612 G , G09G 3/20 612 K , G09G 3/20 624 B , H01L 29/78 614

Fターム (41件)：

2H092JA24 , 2H092JB22 , 2H092JB31 , 2H092NA26 , 2H092PA06 , 2H092PA13 , 2H093NC16 , 2H093NC23 , 2H093NC29 , 2H093NC34 , 2H093NC35 , 2H093ND39 , 5C006BB16 , 5C006BC06 , 5C006BC11 , 5C006BC20 , 5C006BF23 , 5C006BF27 , 5C006BF42 , 5C006BF46 , 5C006BF49 , 5C006FA42 , 5C006FA45 , 5C006FA47 , 5C080AA10 , 5C080BB05 , 5C080DD23 , 5C080DD26 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C094AA22 , 5C094AA51 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094EA04 , 5C094EA07 , 5F110AA09 , 5F110BB02 , 5F110NN72

前のページに戻る