特許
J-GLOBAL ID:200903011367870211
コンピュータシステム及びプログラマブル論理回路並びに回路データの書き込み方法並びにデータ作成プログラム
発明者:
出願人/特許権者:
代理人 (1件):
宮本 恵司
公報種別:公開公報
出願番号(国際出願番号):特願2003-047401
公開番号(公開出願番号):特開2004-258863
出願日: 2003年02月25日
公開日(公表日): 2004年09月16日
要約:
【課題】多数の回路データを効率よくメモリに格納することができるコンピュータシステム及びプログラマブル論理回路並びに回路データの書き込み方法並びにデータ作成プログラムの提供。【解決手段】プログラマブル論理回路2とCPU3とメモリ4とを備えるコンピュータシステム1に、複数の回路データの中から選択された基準回路データとの相対的な変位を示す差分データを作成するデータ作成手段6及び基準回路データと差分データとから元の回路データをするデータ復元手段7とが、ハードウェアとして又はプログラムとして構成され、メモリ4には複数の回路データが基準回路データとサイズの小さい差分データとして記憶される。これによりメモリの数を増やしたり容量を大きくすることなく、多数の回路データを記憶することができ、多数の回路データに基づく様々な動作を実現することができる。【選択図】図1
請求項(抜粋):
書き換え可能な論理領域を有するプログラマブル論理回路と、前記書き換え可能な論理領域に書き込まれる回路データを記憶する記憶手段と、演算処理手段とを少なくとも有するコンピュータシステムにおいて、
複数の前記回路データの中から選択された基準回路データと該基準回路データ以外の他の回路データとの相対的な変位を示す差分データを作成するデータ作成手段と、前記基準回路データと前記差分データとを用いて、前記他の回路データを復元するデータ復元手段とを備え、
前記記憶手段には、前記基準回路データと前記差分データとが記憶されることを特徴とするコンピュータシステム。
IPC (2件):
FI (2件):
G06F9/06 630A
, H03K19/173
Fターム (5件):
5B076EB02
, 5J042BA11
, 5J042CA20
, 5J042DA01
, 5J042DA04
前のページに戻る