特許
J-GLOBAL ID:200903011384456097
抵抗が低減されたfinFET及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (4件):
上野 剛史
, 太佐 種一
, 市位 嘉宏
, 坂口 博
公報種別:公表公報
出願番号(国際出願番号):特願2008-546349
公開番号(公開出願番号):特表2009-521113
出願日: 2006年12月05日
公開日(公表日): 2009年05月28日
要約:
【課題】 抵抗が低減されたfinFET及びその製造方法を提供する【解決手段】 (1)基板を準備するステップと、(2)基板上にfinFETの少なくとも1つのソース/ドレイン拡散領域を形成するステップとを含む、finFETの製造方法を提供する。各々のソース/ドレイン拡散領域は、(a)非シリサイド化シリコンの内部領域と、(b)非シリサイド化シリコン領域の上面及び側壁の上に形成されたシリサイドとを含む。【選択図】 図1
請求項(抜粋):
finFETを製造する方法であって、
基板を準備するステップと、
前記基板上に前記finFETの少なくとも1つのソース/ドレイン拡散領域を形成するステップと
を含み、
各々のソース/ドレイン拡散領域は、
非シリサイド化シリコンの内部領域と、
前記非シリサイド化シリコン領域の上面及び側壁の上に形成されたシリサイドと
を含む、
方法。
IPC (7件):
H01L 29/786
, H01L 21/336
, H01L 29/78
, H01L 29/423
, H01L 29/49
, H01L 29/417
, H01L 21/28
FI (9件):
H01L29/78 618C
, H01L29/78 616K
, H01L29/78 301X
, H01L29/78 301Y
, H01L29/78 301S
, H01L29/58 G
, H01L29/50 M
, H01L21/28 301S
, H01L21/28 301A
Fターム (93件):
4M104AA01
, 4M104AA09
, 4M104AA10
, 4M104BB01
, 4M104BB04
, 4M104BB05
, 4M104BB14
, 4M104BB18
, 4M104BB20
, 4M104BB21
, 4M104BB25
, 4M104BB28
, 4M104BB37
, 4M104CC01
, 4M104CC05
, 4M104DD43
, 4M104DD62
, 4M104DD79
, 4M104DD80
, 4M104DD84
, 4M104DD88
, 4M104DD91
, 4M104FF04
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F110AA03
, 5F110CC10
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110EE31
, 5F110EE45
, 5F110FF29
, 5F110GG02
, 5F110GG12
, 5F110GG22
, 5F110GG23
, 5F110GG24
, 5F110GG28
, 5F110GG29
, 5F110GG36
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HK05
, 5F110HK34
, 5F110HK40
, 5F110HK41
, 5F110HL04
, 5F110HM02
, 5F110HM04
, 5F110HM15
, 5F110NN02
, 5F110NN22
, 5F110NN25
, 5F110NN26
, 5F110NN35
, 5F110QQ19
, 5F140AA10
, 5F140AC36
, 5F140BA01
, 5F140BB05
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BG09
, 5F140BG28
, 5F140BH02
, 5F140BH05
, 5F140BH15
, 5F140BH21
, 5F140BH49
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ27
, 5F140BK02
, 5F140BK13
, 5F140BK14
, 5F140BK21
, 5F140BK24
, 5F140BK25
, 5F140BK30
, 5F140BK34
, 5F140BK39
, 5F140CC05
, 5F140CC06
, 5F140CC07
, 5F140CC20
, 5F140CE07
前のページに戻る