特許

J-GLOBAL ID：200903011390482911

半導体装置およびその作製方法

発明者： 中嶋 節男
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327509
公開番号（公開出願番号）：特開2000-216399
出願日： 1999年11月17日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 結晶質半導体膜を用いたTFTで高い信頼性を達成するために、ゲート電極とLDD領域とをオーバーラップさせた新しいゲートオーバーラップ構造の第1のTFTとゲート電極とLDD領域とをオーバーラップしない構造の第2のTFTとを提供することを目的とする。【解決手段】 結晶質半導体膜を用いた第1のTFTのゲート電極を、第1のゲート電極113と、前記該第1のゲート電極とゲート絶縁膜に密接させて第2のゲート電極115とで形成する。LDD領域は前記第1のゲート電極をマスクとしてイオンドープ法で形成され、ソース・ドレイン領域は前記第2のゲート電極をマスクとして形成される。その後、所望の領域の第2のゲート電極を選択的に除去して第2のTFTのゲート電極を第3のゲート電極114で形成する。その結果、LDD領域を第2のゲート電極にオーバーラップさせた第1のTFTと、LDD領域がオーバーラップしない第2のTFTを形成することができる。

請求項（抜粋）：

同一絶縁表面上に第1の半導体素子と第2の半導体素子とを備えた半導体装置であって、前記第1の半導体素子は、ゲート絶縁膜と、該ゲート絶縁膜に接して形成された第1のゲート電極と、該第1のゲート電極を覆い、前記ゲート絶縁膜に接して形成された第2のゲート電極と、前記ゲート絶縁膜を介して前記第1のゲート電極の前記ゲート絶縁膜に接する領域と重なっているチャネル形成領域と、前記ゲート絶縁膜を介して前記第2のゲート電極の前記ゲート絶縁膜に接する領域と重なっている不純物領域とを有し、前記第2の半導体素子は、前記ゲート絶縁膜と、該ゲート絶縁膜に接して形成された第3のゲート電極と、前記第3のゲート電極と重ならない不純物領域とを有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  G02F 1/1365 ,  H01L 21/336

FI (6件)：

H01L 29/78 613 A ,  G02F 1/136 500 ,  H01L 29/78 612 B ,  H01L 29/78 616 A ,  H01L 29/78 617 L ,  H01L 29/78 627 G