特許

J-GLOBAL ID：200903011453452104

フレームパルスリタイミング回路

発明者： 飯島 隆
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2001-204158
公開番号（公開出願番号）：特開2003-018135
出願日： 2001年07月05日
公開日（公表日）： 2003年01月17日
要約：

【要約】【課題】 基準フレームパルスを装置内クロックに乗せ換えるためのリタイミング回路を小規模化する。【解決手段】 網側からの基準フレームパルスを、基準クロックによりシフト動作をなすn-1ビットシフトレジスタ4によりシフト制御して、このレジスタの各ビット出力と基準クロックとを論理積回路5で合成してn倍のパルス幅を有するパルスF1に伸長する。このパルスF1を、DFF7で内部クロックC1によりリタイミングを行い、しかる後にDFF8,9,11及び論理積回路10からなる微分回路で、内部クロックの1ビット幅のパルスに変換し、内部フレームパルスとして出力するものである。これにより、メモリ回路及びその周辺回路を使用する代わりに、パルス幅引き伸ばし回路のためのシフトレジスタと、リタイミング用のD-FFと、パルス幅変換用の微分回路を使用すれば良く、これ等回路は小規模であることから、全体回路の規模の縮小が可能となる。

請求項（抜粋）：

基準クロックに同期しかつこのクロックと等しいパルス幅を有する基準フレームパルスを、前記基準クロックパルスに同期した内部クロックによりリタイミングするためのフレームパルスリタイミング回路であって、前記基準フレームパルスのパルス幅をn倍(nは2以上の整数)に引き伸ばすパルス幅引き伸ばし手段と、このn倍のパルス幅を有するパルスを前記内部クロックによりリタイミングするリタイミング手段と、このリタイミングされたパルスを前記内部クロックのクロック幅に変換するパルス幅変換手段とを含むことを特徴とするフレームパルスリタイミング回路。

IPC (2件)：

H04L 7/00 ,  H03L 7/06

FI (2件)：

H04L 7/00 A ,  H03L 7/06 A

Fターム (21件)：

5J106AA03 ,  5J106AA04 ,  5J106BB02 ,  5J106CC01 ,  5J106CC27 ,  5J106CC52 ,  5J106DD03 ,  5J106DD39 ,  5J106DD42 ,  5J106DD43 ,  5J106DD46 ,  5J106DD48 ,  5J106KK39 ,  5K047AA16 ,  5K047GG42 ,  5K047LL01 ,  5K047MM26 ,  5K047MM27 ,  5K047MM50 ,  5K047MM53 ,  5K047MM55