特許
J-GLOBAL ID：200903011469200431
データ処理装置、半導体記憶装置、及びデータ処理方法
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-177677
公開番号（公開出願番号）：特開平10-027472
出願日： 1996年07月08日
公開日（公表日）： 1998年01月27日
要約：
【要約】【課題】内部クロックスキューのない半導体記憶装置の提供。【解決手段】 基準クロック、及び、異なる回路に分配された各回路における内部クロックに同期してデータを取込み又は出力する半導体記憶装置において、前記内部クロックの発生源である生成クロックと前記基準クロックとの時間的差を検出する検出部と、前記時間的差を実質上打消すよう、前記生成クロックから前記内部クロックを発生する際の遅延量を調節し、内部クロックと基準クロックの立ち上がりを実質上同期させる遅延量発生部とを有することを特徴とする。異なる分配先の各回路において基準クロックと内部クロックとを一致できる為、これらの信号に同期して動作を行う際、余分なマージンをとる必要がない為、動作の高速化を図ることができる。
請求項（抜粋）：
内部クロックの発生源である生成クロックと基準クロックとの時間的差を検出する検出部と、前記時間的差を実質上打消すよう、前記生成クロックから前記内部クロックを発生する際の遅延量を調節し、内部クロックと基準クロックの立ち上がりを実質上同期させる遅延量発生部とを有することを特徴とするデータ処理装置。
IPC (4件)：
G11C 11/407
, G06F 1/10
, G11C 7/00 313
, G11C 11/401
G11C 11/34 354 C
, G11C 7/00 313
, G06F 1/04 330 A
, G11C 11/34 362 C
