特許
J-GLOBAL ID:200903011506547870
磁気記憶半導体装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:公開公報
出願番号(国際出願番号):特願2003-276931
公開番号(公開出願番号):特開2004-274016
出願日: 2003年07月18日
公開日(公表日): 2004年09月30日
要約:
【課題】 製造プロセス中に磁気記憶抵抗素子の性能劣化が生じにくい、磁気記憶抵抗素子を含む磁気記憶半導体装置を提供する。【解決手段】 半導体基板1上に形成され、少なくとも1つの磁気抵抗効果素子50と、磁気抵抗効果素子を制御するトランジスタ素子3a,3bと、これらの素子を作動させる金属配線層11,34,53,63と、磁気抵抗効果素子、トランジスタ素子、および金属配線層を層状に配置するための層間絶縁膜とを有し、この磁気抵抗効果素子が、層間絶縁膜52と異なる保護膜44によって被覆されている。【選択図】 図6
請求項(抜粋):
少なくとも1つの磁気抵抗効果素子と、前記磁気抵抗効果素子を制御するトランジスタ素子と、その磁気抵抗効果素子およびトランジスタ素子を作動させるビット線層およびライト線層と、前記磁気抵抗効果素子、トランジスタ素子、および前記ビット線層、ライト線層などの複数の金属配線層を層状に配置するために設けられた複数の層間絶縁膜とを有し、半導体基板上に形成された磁気記憶半導体装置であって、
前記磁気抵抗効果素子が、前記複数の層間絶縁膜のうち前記ライト線層およびビット線層のいずれかを含む層間絶縁膜の上に位置し、保護膜に被覆されている、磁気記憶半導体装置。
IPC (3件):
H01L27/105
, H01L27/10
, H01L43/08
FI (4件):
H01L27/10 447
, H01L27/10 481
, H01L43/08 H
, H01L43/08 Z
Fターム (19件):
5F083FZ10
, 5F083GA25
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083PR25
, 5F083PR39
, 5F083PR40
, 5F083PR43
, 5F083PR44
, 5F083PR53
, 5F083PR54
, 5F083ZA12
引用特許:
前のページに戻る