特許

J-GLOBAL ID：200903011511405464

半導体装置及び半導体装置の製造方法

発明者： 添田 真也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-048917
公開番号（公開出願番号）：特開平7-263571
出願日： 1994年03月18日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 ショートや開口不良などを起こしにくくし、キャパシタ部以外の個所との段差が低減できる半導体装置を得る。【構成】 層間絶縁膜11aと、この層間絶縁膜11aに形成されたコンタクトホール13aとを備え、コンタクトホール13aの底部の径を0.25〜0.2μmに形成し、このコンタクトホール13a内に埋め込まれた所望部14bと、層間絶縁膜11a上にコンタクトホール13a上が他の箇所より突出した形状に形成された第2の多結晶シリコン膜15aとから成るキャパシタ用電極膜17とを備える。

請求項（抜粋）：

層間絶縁膜と、この層間絶縁膜に形成されたコンタクトホールトとを備え、上記コンタクトホールの底部の径をリソグラフィー解像限界値以下の値の0.4μm未満に形成することを特徴とする半導体装置。

IPC (7件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 325 C ,  H01L 21/302 J ,  H01L 21/90 C ,  H01L 27/04 C