特許
J-GLOBAL ID：200903011516400380
表示装置の駆動回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-224412
公開番号（公開出願番号）：特開平6-067209
出願日： 1992年08月24日
公開日（公表日）： 1994年03月11日
要約：
【要約】【構成】 各レジスタブロック11、21の出力を検査用FET5又は検査用インバータ回路8を介して検査用電極6に接続する。【効果】 検査用電極6に発生する静電気の影響がシフトレジスタ1、2やNOR回路3等にまで及ぶのを確実に防止することにより製造上の歩留り向上に貢献することができるようになる。
請求項（抜粋）：
複数のシフトレジスタが並列に接続されると共に、各シフトレジスタがそれぞれ複数のレジスタブロックに分割され、かつ、該レジスタブロックの各段間にゲート回路が配置され、各ゲート回路の入力に前段のレジスタブロックの出力を接続すると共に、各ゲート回路の出力を次段のレジスタブロックの入力に接続した表示装置の駆動回路において、各レジスタブロックの出力をそれぞれ検査用FETのゲート端子に接続すると共に、該検査用FETのソース端子とドレイン端子とにそれぞれ検査用電極を接続した表示装置の駆動回路。
IPC (2件)：
G02F 1/136 500
, G02F 1/133 505
