特許
J-GLOBAL ID：200903011558840746
リセット装置
発明者：
出願人/特許権者：
代理人 (1件)：
阿仁屋 節雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-083727
公開番号（公開出願番号）：特開平8-286784
出願日： 1995年04月10日
公開日（公表日）： 1996年11月01日
要約：
【要約】【目的】 リセット操作をリセット禁止期間か否かに関係なく実行することができるようにする。【構成】 リセット信号生成回路271は、リセット要求が発生すると、CPUをリセットする機能を有する。RSフリップフロップ回路272とオア回路273は、リセットの禁止要求が発生すると、CPUのリセットを禁止する機能を有する。RSフリップフロップ回路274と、アンド回路275と、上記オア回路273は、リセット禁止期間にリセット要求が発生すると、このリセット要求をリセットの禁止が解除されるまで保持し、リセットの禁止が解除されると、保持していたリセット要求を出力する機能を有する。
請求項（抜粋）：
リセット対象のリセット要求が発生すると、前記リセット対象をリセットするリセット手段と、前記リセット対象のリセット禁止要求が発生すると、前記リセット手段による前記リセット対象のリセットを禁止するリセット禁止手段と、このリセット禁止手段により前記リセット対象のリセットが禁止されている期間に、前記リセット要求が発生すると、リセットの禁止が解除されるまでこのリセット要求を保持し、リセットの禁止が解除されると、保持していたリセット要求を出力するリセット要求保持手段とを具備したことを特徴とするリセット装置。
引用特許：
前のページに戻る
