特許

J-GLOBAL ID：200903011563250841

エラスティックストア回路及び遅延信号受信方法

発明者： 新井 成浩
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-017548
公開番号（公開出願番号）：特開2002-223206
出願日： 2001年01月25日
公開日（公表日）： 2002年08月09日
要約：

【要約】【課題】伝送路の違いによる複数のデータの伝搬遅延時間差を吸収するエラスティックストア回路において、従来はフレームカウンタを複数4つ備え、それぞれのフレームカウンタのカウント値を比較する構成であるため、回路が複雑で大規模になり消費電力が増加した。【解決手段】本発明の回路は、互いに異なる伝搬遅延時間の複数のデータ信号に関し、該信号に対応した複数のクロックから読み出しクロックを選択するクロックセレクタと、複数のデータ信号の到着を検出する複数のフリップフロップからなるデータ信号到着検出回路と、最も伝搬遅延時間の大きいデータ信号を検出するアンド回路からなる最大遅延データ検出回路と、該最大遅延データ検出回路の出力と選択された読み出しクロックに基づきリセットパルスを生成するリセット回路を備える。

請求項（抜粋）：

複数のデータ信号の互いに異なる伝搬遅延時間の差を吸収するエラスティックストア回路において、前記複数のデータ信号に対応した複数のクロックから読み出しクロックを選択するクロックセレクタと、前記複数のデータ信号の到着を検出するデータ信号到着検出回路と、最も伝搬遅延時間の大きいデータ信号を検出する最大遅延データ検出回路と、該最大遅延データ検出回路の出力と前記クロックセレクタによって選択された読み出しクロックに基づきリセット信号を生成するリセット回路を備えることを特徴とするエラスティックストア回路。

IPC (2件)：

H04L 7/00 ,  H04L 25/02 303

FI (3件)：

H04L 7/00 A ,  H04L 7/00 Z ,  H04L 25/02 303 Z

Fターム (10件)：

5K029AA18 ,  5K029DD04 ,  5K029HH27 ,  5K029LL17 ,  5K047AA03 ,  5K047AA16 ,  5K047GG07 ,  5K047GG45 ,  5K047MM25 ,  5K047MM56