特許
J-GLOBAL ID:200903011591606120
誤り訂正機能付き半導体記憶装置およびその誤り訂正方法
発明者:
,
出願人/特許権者:
代理人 (1件):
新居 広守
公報種別:公開公報
出願番号(国際出願番号):特願2004-024365
公開番号(公開出願番号):特開2005-216437
出願日: 2004年01月30日
公開日(公表日): 2005年08月11日
要約:
【課題】 冗長度が低く、不良救済率が高い誤り訂正機能付き半導体記憶装置およびその誤り訂正方法を提供する。【解決手段】 サブワードごとに付与された第一の誤り検出訂正符号に基づいてサブワードごとに誤り検出および訂正を行う第一の誤り検出訂正回路9と、列データごとに付与された第二の誤り検出訂正符号に基づいて誤りビットを含む列データを特定し、また、第一の誤り検出訂正回路9による誤り検出および訂正の結果により誤りビットが存在するサブワードを特定し、特定された列データおよびサブワードの両方に含まれるビットを誤りビットと特定し訂正する第二の誤り検出訂正回路10とを備える。また、誤りの検出および訂正を3階層以上にわたって行う構成をとってもよい。また、ワードを構成するサブワードの数が、歩留りの値が所定値以上になるように設定する。【選択図】 図1
請求項(抜粋):
複数のビットからなるサブワードを複数有するワード構成の半導体記憶装置であって、
前記ワードを記憶する記憶手段と、
前記記憶手段へ前記ワードを書き込む書き込み手段と、
前記記憶手段に記憶された前記ワードを読み出す読み出し手段と、
前記読み出し手段により読み出された前記ワードについて、各前記サブワードに付与された第一の誤り検出訂正符号に基づいて各前記サブワードごとに誤り検出および訂正を行う第一の誤り検出訂正手段と、
前記第一の誤り検出訂正手段による誤り検出および訂正の結果と、一部または全部の各前記サブワードのそれぞれ特定の順番のビットからなる列データごとに付与された第二の誤り検出訂正符号とに基づいて、前記ワードごとに誤り検出および訂正を行う第二の誤り検出訂正手段と
を備えることを特徴とする半導体記憶装置。
IPC (4件):
G11C29/00
, G06F11/10
, H03M13/09
, H03M13/19
FI (4件):
G11C29/00 631Q
, G06F11/10 330K
, H03M13/09
, H03M13/19
Fターム (18件):
5B001AA03
, 5B001AB02
, 5B001AC01
, 5B001AD03
, 5B001AE02
, 5J065AA01
, 5J065AB01
, 5J065AC03
, 5J065AD01
, 5J065AD05
, 5J065AE02
, 5J065AF03
, 5J065AH01
, 5J065AH06
, 5J065AH20
, 5L106AA09
, 5L106BB12
, 5L106BB13
引用特許:
前のページに戻る