特許
J-GLOBAL ID：200903011609883003
入力回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-306532
公開番号（公開出願番号）：特開平10-149238
出願日： 1996年11月18日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 入力端子を接地するなどインピーダンスの低い入力があると、電源からプルアップ抵抗回路を介して入力側へ流れ込む電流が増加する課題があった。【解決手段】 命令デコーダ10は、入力端子2からのデータの読み込みを前提とする命令を検出すると判定信号SDを出力する。この命令の実行中のみスイッチング制御回路11は、判定信号SDに基づいて制御信号φ4を生成出力して、スイッチング回路7を閉じる。この結果、プルアップ抵抗回路1が電源Vddに接続され、入力端子2の電圧レベルが引き上げられ‘H’レベルで安定する。上記命令の非実行時には、プルアップ抵抗回路1は電源Vddから切り離されている。
請求項（抜粋）：
入力端子における電圧レベルを確定するレベル確定回路と、前記入力端子からのデータの読み込みを前提とする命令を検出し、この検出結果に基づいて前記命令の実行期間中のみ、前記レベル確定回路を有効にするレベル確定制御回路とを備えた入力回路。
IPC (2件)：
FI (2件)：
G06F 3/00 J
, H03K 19/00 K
