特許

J-GLOBAL ID：200903011611437703

タイマ回路

発明者： 三宅 孝志
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-106429
公開番号（公開出願番号）：特開2002-304233
出願日： 2001年04月04日
公開日（公表日）： 2002年10月18日
要約：

【要約】【課題】 データパスを切り替えるスイッチ回路の負荷を低減でき、意図したカウント期間に対して容易に補正の実施が行えるようにすること。【解決課題】 カウンタ116が、第1カウント期間および第2カウント期間でのカウント動作を順に行う場合において、補正値書込制御部3は、補正通知実行信号dec_WR_REVに応答して補正レジスタ101に補正値を書き込む。補正タイミングレジスタ1は、補正対象のカウント期間を指定する信号REV_MODを生成出力している。カウント期間制御部119はカウンタ116の動作状態を示す信号CNT_UDFを出力している。補正値書込制御部3は、信号REV_MODと信号CNT_UDFが示すカウント期間が一致するとき、SW107,109を操作して補正レジスタ102に書き込まれた補正値をアダー回路110に入力させる。補正値がカウンタ116に設定され、カウント期間の補正が実施される。

請求項（抜粋）：

第1カウント期間および第2カウント期間でのカウント動作を順に行うカウンタと、前記カウンタの前記第1カウント期間でのカウント動作終了有無を検出することにより、前記カウンタのカウント動作期間が前記第1カウント期間と前記第2カウント期間とのいずれであるかを判断する判断手段と、補正対象のカウント期間を設定する設定手段と、補正要求の発生に伴い補正値が書き込まれる記憶手段と、前記補正要求の発生を受けて、前記判断手段が判断したカウント期間と前記設定手段が設定したカウント期間との一致不一致を判断し、一致するとき前記カウンタに前記補正値によるカウント動作を実行させるカウント期間補正手段と、を備えていることを特徴とするタイマ回路。

IPC (3件)：

G06F 1/14 ,  G04F 10/04 ,  H03K 17/296

FI (3件)：

G04F 10/04 Z ,  H03K 17/296 F ,  G06F 1/04 352

Fターム (19件)：

2F085AA06 ,  2F085CC09 ,  2F085FF04 ,  2F085FF20 ,  2F085GG07 ,  2F085GG09 ,  2F085GG12 ,  2F085GG24 ,  5J055AX11 ,  5J055BX29 ,  5J055BX31 ,  5J055EZ13 ,  5J055EZ25 ,  5J055EZ31 ,  5J055EZ33 ,  5J055EZ34 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04