特許

J-GLOBAL ID：200903011622938569

半導体装置の製造方法

発明者： 高橋 瑞子
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-266984
公開番号（公開出願番号）：特開平8-130305
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】 基板への不純物の突き抜けを抑え、かつ工程増や性能の低下をもたらすことなくp+ ゲート構造を形成できるPMOSFET等の半導体装置の製造方法を提供する。【構成】 多結晶シリコン層2a,2bと、シリサイド層3a,3bとを備えるポリサイド構造Ia,Ibのゲート電極を備える半導体装置を製造する際、ゲート電極のp+ 化のためにB+ を用い、かつB+ のプロジェクションレンジをシリサイド層3の中に合わせて打ち込み、その後熱処理により、多結晶シリコン中にボロンを拡散させる。

請求項（抜粋）：

多結晶シリコン層と、シリサイド層とを備えるポリサイド構造のゲート電極を備える半導体装置の製造方法であって、B+ のプロジェクションレンジをシリサイド層の中に合わせて打ち込み、その後熱処理により、多結晶シリコン中にボロンを拡散させることによりゲート電極をp+ 化することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/3205

FI (2件)：

H01L 29/78 301 G ,  H01L 21/88 Q