特許
J-GLOBAL ID：200903011681546500
絶縁ゲート型バイポーラトランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215287
公開番号（公開出願番号）：特開平5-055583
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 本発明の目的はゲートしきい値電圧を高くすることなく、ラッチアップ耐量を大幅に向上した絶縁ゲート型バイポーラトランジスタ(IGBT)を製造する方法を提供することである。本発明の他の目的は、ソース層の直下に高不純物濃度の半導体層を設けることにより、ラッチアップ耐量を大きくしたIGBTの製造方法において、その製造工程の簡略化を図ることである。【構成】 ゲート電極(25)の端部をくさび形状に加工した後に、イオン注入法によりこのゲート電極(25)をマスクとして、ベース層(28)、P++層(31)、ソース層(32)を形成する。イオン注入の加速電圧をP++層(31)の形成の時には低くし、ソース層(32)の形成の時には高くすることによって、ソース層(32)はゲート電極(25)の直下に伸びて形成され、P++層(31)はそれよりも内側に位置するように形成される。
請求項（抜粋）：
一導電型の半導体基板と、該基板上に形成された低不純物濃度の逆導電型の半導体層と、該半導体層の表面に形成された一導電型のベース層と、該ベース層内に形成された逆導電型のソース層と、該ソース層の直下に形成された一導電型の高不純物濃度の半導体層と、前記逆導電型の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ベース層および前記ソース層に接触するソース電極と、前記基板の裏面に接触するドレイン電極とを具備する絶縁ゲート型バイポーラトランジスタの製造方法において、前記ゲート電極の端部の上面を基板面に対して鋭角をもつように端に向かって傾斜させ、その後イオン注入法によりベース層、ソース層および一導電型の高不純物濃度半導体層を自己整合的に形成することを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
FI (2件)：
H01L 29/78 321 D
, H01L 29/78 321 J
