特許
J-GLOBAL ID：200903011697521663
命令プリフェッチ回路及びキャッシュ装置
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242553
公開番号（公開出願番号）：特開平8-106387
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：
【要約】【目的】 分岐命令をプリフェッチした場合の命令プリフェッチ回路における無駄な待ち時間をなくす。【構成】 演算装置から入力されたプリフェッチアドレスFAは、プリフェッチアドレスレジスタ12に保持され、逐次インクリメンタ13によってインクリメントされてプリフェッチアドレスが生成される。プリフェッチアドレスに対応する命令がメモリ20から読み出されてデータレジスタ40を介して演算装置に供給される。ここで、プリフェッチした命令が分岐命令の場合、選択信号生成手段60は、その時入力されたFAとプリフェッチアドレスの不一致となるサイクルを検出し、選択信号SEL1を送出する。アドレス生成部10では選択信号SEL1に基き、インクリメンタ13の出力でなく入力されているFAを選択し、プリフェッチアドレスレジスタ12にロードしてメモリ20に与える。
請求項（抜粋）：
演算装置で使用する命令を予めアドレスに対応させて格納するメモリと、前記演算装置から入力された第1の命令アドレスをインクリメントしプリフェッチアドレスを生成するアドレス生成部と、前記プリフェッチアドレスに対応する前記命令を前記メモリから読出し前記演算装置へ送出するデータ送出部と、前記第1の命令アドレスの後に入力された第2の命令アドレスと前記プリフェッチアドレス間の一致不一致を検出し、該検出結果が一致の場合に前記データ送出部の送出する命令が有効であり不一致の場合には無効であることを示す判定信号を、前記演算装置に供給する判定信号生成部とを備え、前記演算装置が次に必要とする命令を前記第1の命令アドレスよりも先行して該演算装置へ与える命令プリフェッチ回路またはキャッシュ装置において、前記第2の命令アドレスと前記プリフェッチアドレスが一致から不一致に変化したときのみ、前記アドレス生成部に前記インクリメントの停止を選択させる選択信号を送出する選択信号生成手段を設け、前記アドレス生成部は、前記選択信号を入力した場合前記第2の命令アドレスを新たなプリフェッチアドレスとして送出する構成とした、ことを特徴とする命令プリフェッチ回路またはキャッシュ装置。
IPC (4件)：
G06F 9/38 330
, G06F 9/38 350
, G06F 12/08
, G06F 12/08 310
