特許

J-GLOBAL ID：200903011703207666

半導体メモリ装置

発明者： 児玉 幸徳 ,  藤井 康宏
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-190100
公開番号（公開出願番号）：特開平5-036277
出願日： 1991年07月30日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】 本発明は、半導体メモリ装置に係り、特に、DRAMにおいてデータ書き込み時にセンスアンプを制御して書き込み動作時の性能を向上させる技術に関し、データ書き込みのための電流の無駄を無くして消費電力の低減化を図ると共に、書き込み動作の高速化にも寄与することを目的とする。【構成】 複数のワード線WLi と複数のビット線対BLj,BLXjの交差部にそれぞれ設けられた複数のメモリセルMijと、前記複数のビット線対に動作可能に接続された複数のセンスアンプSAj とを具備し、前記複数のメモリセルのいずれかを選択して書き込みを行う時に前記複数のセンスアンプのうち当該書き込みが行われるメモリセルに接続されたセンスアンプSAn のみを選択的に非活性状態にするように構成する。

請求項（抜粋）：

複数のワード線(WLi) と複数のビット線対(BLj,BLXj)の交差部にそれぞれ設けられた複数のメモリセル(Mij) と、前記複数のビット線対に動作可能に接続された複数のセンスアンプ(SAj)とを具備し、前記複数のメモリセルのいずれかを選択して書き込みを行う時に前記複数のセンスアンプのうち当該書き込みが行われるメモリセルに接続されたセンスアンプ(SAn) のみを選択的に非活性状態にすることを特徴とする半導体メモリ装置。

IPC (3件)：

G11C 11/409 ,  G11C 11/401 ,  H01L 27/108

FI (3件)：

G11C 11/34 353 E ,  G11C 11/34 362 C ,  H01L 27/10 325 R