特許

J-GLOBAL ID：200903011725142088

化合物半導体集積回路

発明者： 木下 義弘 ,  福田 利和 ,  南 裕二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-095031
公開番号（公開出願番号）：特開平5-291500
出願日： 1992年04月15日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】 デバイスの歩留りを低下させることなく、大容量キャパシターの占める面積が減少できることを目的とする。【構成】 化合物半導体基板1上に第1の絶縁層2,化合物半導体層3,第2の絶縁層4,動作層5が順次積層形成され、動作層5及び第2の絶縁層4に化合物半導体層3を露出する穴7が形成され、露出された化合物半導体層3上にオ-ミック電極9aが形成されると共に、動作層5上に少なくとも1つ以上のFETが形成され、オ-ミック電極9a上及びFETのソ-ス電極9b上に配線メタル10を形成してオ-ミック電極9aとFETのソ-ス電極9bとを接続した。

請求項（抜粋）：

化合物半導体基板上に第1の絶縁層,化合物半導体層,第2の絶縁層,動作層が順次積層形成され、前記動作層及び前記第2の絶縁層に前記化合物半導体層を露出する穴が形成され、前記露出された化合物半導体層上にオ-ミック電極が形成されると共に、前記動作層上に少なくとも1つ以上のFETが形成され、前記オ-ミック電極上及び前記FETのソ-ス電極上に配線メタルを形成して前記オ-ミック電極と前記FETのソ-ス電極とを接続したことを特徴とする化合物半導体集積回路。

IPC (2件)：

H01L 27/04 ,  H01L 27/06

引用特許：

審査官引用 (2件)

• 特開昭62-030360
  
• 特開昭55-091848