特許

J-GLOBAL ID：200903011732812501

薄膜圧電体素子およびその製造方法

発明者： 内山 博一 ,  小川 裕子 ,  喜多 弘行
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-339109
公開番号（公開出願番号）：特開2003-142749
出願日： 2001年11月05日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 高精度のパターン形成が可能で、電極間のショート等の不良発生を防止でき、安価で高歩留まりの薄膜圧電体素子とその製造方法を提供する。【解決手段】 第1の基板および第2の基板上に形成された下層電極膜と上層電極膜とで挟まれた圧電体薄膜をそれぞれ所定の形状にパターン加工し、積層された圧電体薄膜を取り囲む空間に絶縁性樹脂膜5、15を形成するとともに、圧電体薄膜同士を対向させて上層電極膜部分で接着剤層6により接合する。この後、第2の基板のみの選択的な除去、上述の積層構成の圧電体薄膜を取り囲む絶縁性樹脂膜5、15の所定形状のエッチング、上記の電極膜を外部機器と接続するために絶縁膜25と接続電極膜26を形成し、接続電極部28を作製した後、第1の基板のみを選択的に除去して薄膜圧電体素子を製造する方法である。

請求項（抜粋）：

第1の基板上に第1の下層電極膜と第1の圧電体薄膜とを積層し、前記第1の圧電体薄膜に対して前記第1の下層電極膜の少なくとも一部を大きな形状に加工した後、前記第1の圧電体薄膜上に第1の上層電極膜を形成して、前記第1の基板上に複数個の第1薄膜パターンを形成する工程と、第2の基板上に第2の下層電極膜と第2の圧電体薄膜とを積層し、前記第1の圧電体薄膜とほぼ同じ形状に加工した後、前記第2の圧電体薄膜上に第2の上層電極膜を形成して、前記第2の基板上に複数個の第2薄膜パターンを形成する工程と、前記第1薄膜パターンと前記第2薄膜パターンとを対向させ互いに重なるように位置合わせを行い接合して一体化した複数の構造体と、前記構造体を保護する絶縁性樹脂膜を形成する工程と、前記第2の基板のみを選択的に除去して前記絶縁性樹脂膜で連接された複数の前記構造体を露出する工程と、前記第1の下層電極膜の一部を除き、前記構造体を取り囲む形状に前記絶縁性樹脂膜を加工する工程と、前記第1の下層電極膜、前記第1の上層電極膜、前記第2の下層電極膜、および前記第2の上層電極膜を外部機器と接続するための接続電極部を形成する工程と、前記第1の基板のみを選択的に除去する工程とを少なくとも有することを特徴とする薄膜圧電体素子の製造方法。

IPC (6件)：

H01L 41/22 ,  G11B 5/596 ,  G11B 21/10 ,  G11B 21/21 ,  H01L 41/09 ,  H01L 41/18

FI (6件)：

G11B 5/596 ,  G11B 21/10 N ,  G11B 21/21 C ,  H01L 41/22 Z ,  H01L 41/18 101 Z ,  H01L 41/08 J

Fターム (11件)：

5D042LA01 ,  5D042MA15 ,  5D059AA01 ,  5D059BA01 ,  5D059CA01 ,  5D059CA18 ,  5D059DA19 ,  5D059DA31 ,  5D059EA08 ,  5D096NN03 ,  5D096NN07