特許
J-GLOBAL ID：200903011735583651

カスケードバック段を有する配電システム

発明者：
シュ、ペン

シュ、ペン について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (6件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  関根 毅
公報種別：公表公報
出願番号（国際出願番号）：特願2006-524504
公開番号（公開出願番号）：特表2007-504792
出願日： 2004年08月23日
公開日（公表日）： 2007年03月01日
要約：
マイクロプロセッサまたは他のASICのための配電システムである。配電システムは、直列に接続された複数のカスケードバック段であって、複数のカスケードバック段における最後のバック段が、複数のカスケードバック段の第1バック段に印加された入力電圧Vinに応じて出力電圧Voを供給する、カスケードバック段、を含む。負荷サイクル制御が、各バック段の負荷サイクルを制御して出力電圧Voを維持する。負荷サイクル制御は、入力対出力電圧比率(Vin/Vo)が、入力対出力電圧比率の閾値RTよりも低い場合に、複数のカスケードバック段の第1バック段の負荷サイクルを1に設定する。
請求項（抜粋）：
直列に接続された複数のカスケードバック段であって、前記複数のカスケードバック段における最後のバック段が、前記複数のカスケードバック段の第1バック段に印加された入力電圧Vinに応じて出力電圧Voを供給する、カスケードバック段と、 前記各バック段の負荷サイクルを制御して前記出力電圧Voを維持するための負荷サイクル制御であって、入力対出力電圧比率(Vin/Vo)が、入力対出力電圧比率の閾値RTよりも低い場合に、前記複数のカスケードバック段の前記第1バック段の前記負荷サイクルを1に設定する、負荷サイクル制御と、 を備えることを特徴とする配電システム。
IPC (1件)：
H02M 3/155
FI (2件)：
H02M3/155 U ,  H02M3/155 W
Fターム (8件)：
5H730AA14 ,  5H730BB13 ,  5H730BB83 ,  5H730BB86 ,  5H730DD04 ,  5H730FD01 ,  5H730FG05 ,  5H730FG25
引用特許：
審査官引用 (3件)
  • 特開昭52-054939
  • スイッチング電源
    公報種別：公開公報   出願番号：特願2001-300991   出願人：新電元工業株式会社
  • 特開昭52-054939

前のページに戻る

TOP

BOTTOM