特許
J-GLOBAL ID：200903011750447373
競合データ処理回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-294173
公開番号（公開出願番号）：特開平9-139757
出願日： 1995年11月13日
公開日（公表日）： 1997年05月27日
要約：
【要約】 (修正有)【課題】 並列に入力する複数の受信データの幾つかが互に競合した場合でも、フレーム多重等の通信処理が可能となる様にする。【解決手段】 複数N の同じ固定長で同期式シリアルの受信データの全てを各受信データ別に格納するレジスタ8とその出力データの一つを選択するセレクタ9とから成るメモリ部10と、複数の受信データの幾つかが同時に受信され互に競合する状態を検出する同時受信検出部3と、競合する状態が検出された場合には、前回の競合情報を保持しているレジスタ5の情報を含めて平均的に受信回数の多い受信データを優先すると判定する処理6を行う制御部7とを具え、制御部における優先処理の判定結果をセレクタの選択信号としてレジスタに格納した受信データの一つを選択して、出力データとするように構成する。
請求項（抜粋）：
並列に複数N の同じ固定長で同期式シリアルの受信データの全てを各受信データ別に格納するレジスタと其の出力データの一つを選択するセレクタとから成るメモリ部と、該複数N の受信データの幾つかが同時受信され互に競合する状態を検出する同時受信検出部と、該幾つかの受信データが競合する状態が検出された場合には、前回の競合情報を保持しているレジスタ情報を含めて平均的に受信回数の多い受信データを優先すると判定する処理を行う制御部とを具え、其の制御部における優先処理の判定結果を前記メモリ部の出力データのセレクタの選択信号として前記複数N のレジスタに格納した受信データの一つを選択して、出力データとすることを特徴とする競合データ処理回路。
IPC (2件)：
FI (2件)：
H04L 13/00 305 D
, H04J 3/17 A
