特許
J-GLOBAL ID：200903011759852106
絶縁ゲート型バイポーラトランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175430
公開番号（公開出願番号）：特開平6-021358
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 オン抵抗の増加なしにIGBTのガードリング耐圧を向上させる。【構成】 ガードリング部(B領域)のn- 層3に、Heイオンをイオン打ち込みすることにより結晶欠陥を選択的に形成する。これにより、ガードリングを構成するp層10及び4′,n- 層3,p+ 層2を各々コレクタ,ベース,エミッタとして内在するバイポーラトランジスタにおいて、エミッタより注入される正孔のうちベースを経由してコレクタに到達する量が減少され、該バイポーラトランジスタの電流増幅率βが減少する。この電流増幅率βの減少に伴い、該バイポーラトランジスタの耐圧BVCEO は向上し、言い換えればガードリング部の耐圧が向上される。
請求項（抜粋）：
第1導電型の第1ドレイン層と、この第1ドレイン層の上面に接する第2導電型の第2ドレイン層と、この第2ドレイン層の一領域に形成され、該第2ドレイン層表面に形成された第1導電型半導体層および、この第1導電型半導体層内に形成された第2導電型半導体層を各々チャネル層,ソース層とする絶縁ゲート構造と、前記第2ドレイン層の一領域を囲む周辺領域において形成された第1導電型のガードリング構造と、前記周辺領域においてのみ選択的に設定され、該周辺領域の第1,第2ドレイン層およびガードリング構造からなるバイポーラトランジスタの電流増幅率を小さくする手段とを備えることを特徴とする絶縁ゲート型バイポーラトランジスタ。
IPC (4件)：
H01L 27/06
, H01L 21/265
, H01L 27/08 331
, H01L 29/784
H01L 27/06 321 B
, H01L 21/265 Q
, H01L 29/78 321 J
, H01L 29/78 321 K
