特許

J-GLOBAL ID：200903011774628425

半導体集積回路装置

発明者： 大湯 静憲 ,  長谷川 昇雄 ,  小林 伸好 ,  川本 佳史
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-042407
公開番号（公開出願番号）：特開平10-242284
出願日： 1997年02月26日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】配線加工の加工精度の向上,配線抵抗の低減,消費電力の大きなロジック部からの発熱の影響を受けるメモリの情報破壊や情報処理エラーなどの防止。【解決手段】ロジック部とメモリ部が混在する半導体集積回路装置において、各部の表面に形成された多層配線の他に、各部の周辺に配線群を追加し、それを各部間の結線に用いる。また、周辺配線群下の半導体基板に熱伝導遮断部や熱吸収部を設けたり、メモリ部を消費電力の大きなロジック部から離して半導体集積回路装置周辺部に配置する。さらに、ボンディングパッド部およびスクライブ領域にも配線群を設ける。

請求項（抜粋）：

半導体基板にロジック部とメモリ部を有する半導体集積回路装置であって、前記半導体基板の表面を平坦化するために前記ロジック部およびメモリ部の周辺または周辺と表面に設けられ、少なくとも3層以上の多層構造からなり、前記ロジック部の表面の多層配線に電気的に接続されるロジック部配線群と前記メモリ部の表面の多層配線に電気的に接続されるメモリ部配線群とを有し、前記ロジック部やメモリ部の各部間の配線の接続は複数の前記配線群同士の接続によって接続されていることを特徴とする半導体集積回路装置。

IPC (7件)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

H01L 21/82 B ,  H01L 27/10 461 ,  H01L 21/88 Z ,  H01L 27/04 A ,  H01L 27/04 D ,  H01L 27/10 681 F