特許

J-GLOBAL ID：200903011792454078

半導体装置

発明者： 平林 温夫
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-293740
公開番号（公開出願番号）：特開平7-147319
出願日： 1993年11月25日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】 素子の高耐圧化の実現と基板に接地電位を印加して安全性を確保できる完全誘電体分離構造を有する半導体装置を提供すること。【構成】 半導体装置は、裏面電極(基板電極)20aを有する第1の半導体基板20と、第1の絶縁層21を介して接合した第2の半導体基板30と、第2の絶縁層31を介して接合され、素子領域4を取り囲む絶縁物分離溝5を有する第3の半導体基板40とから成る複合基板50において、第3の半導体基板40のチップ周縁部等の一部には非素子形成領域として欠損部41が形成されており、第2の半導体基板30の段差部上に素子領域電界印加用電極32が形成されている。基板電極20aには接地電位を、素子領域電界印加用電極32には素子領域4の最低電位と最高電位との範囲内の所定の電位をそれぞれ独立に印加できる。

請求項（抜粋）：

第1の非絶縁基板と、この基板上に第1の絶縁層を介して形成された第2の非絶縁基板と、第2の非絶縁基板上に第2の絶縁層を介して形成され且つ絶縁物分離溝により取り囲まれた素子領域を有する完全誘電体分離構造の半導体層とを備えて成ることを特徴とする半導体装置。

IPC (2件)：

H01L 21/762 ,  H01L 29/861

FI (2件)：

H01L 21/76 D ,  H01L 29/91 C

引用特許：

審査官引用 (3件)

• 特開平2-148855
  
• 特開昭63-065641
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-180805   出願人：日本電気株式会社